

VALVO

BAUELEMENTE FÜR DIE GESAMTE ELEKTRONIK

SchaltungssammlungAsynchrone
Teilerschaltungen
für beliebige
Teilverhältnisse
aus Flipflops

22. MÄRZ 1972 (korrigiertes Blatt)




Bild 1. Teilung für das Verhältnis 7

Wenn mehrere digitale Impulsfolgen mit verschiedenen Frequenzen benötigt werden, kann man ganzzahlige niedrigere Frequenzverhältnisse mit Teilerschaltungen aus dem Puls mit der höchsten Frequenz gewinnen. Feste Teilverhältnisse $2^{n-1} < m \leq 2^n$ können mit Zwischenspeicherflipflops ohne zusätzlichen Aufwand realisiert werden, indem man die Bedingungseingänge der Flipflops ausnutzt.

In der in Bild 1 angegebenen Schaltung für das Teilverhältnis 7 (1 : 7) werden vier JK-Flipflops gebraucht, so daß zwei Schaltungen FJJ 121 benutzt werden können. Die zwei mittleren Flipflops der Schaltung sind als Teiler 3 geschaltet, das heißt, es werden immer nur drei Zustände *) durchlaufen, dann kehrt die Schaltung in den Ausgangszustand zurück. Durch das Flipflop A wird das Teilverhältnis verdoppelt, indem Ausgang A mit dem Takteingang des Teilers 3 verbunden ist. Aus dem Zyklus 3 wird der Zyklus $2 \cdot 3 = 6$. Durch die Zusammenschaltung der drei Flipflops mit dem rechten Flipflop wird der Zyklus 6 genau um einen Zustand zum Zy-

Zustandstabelle

Eingangs-impuls	Ausgänge			
	A	B	C	D
1	0	0	0	0
2	1	0	0	1
3	0	1	0	1
4	1	1	0	1
5	0	0	1	1
6	1	0	1	0
7	1	0	1	1

klus 7 erweitert. Während einer Periode von sieben Eingangsimpulsen entsteht am Ausgang $M = C$ nur ein Ausgangsimpuls, wie auch aus der Zustandstabelle hervorgeht. Das entspricht einer Teilung im Verhältnis 7.

*) Jedes Flipflop kann gemäß dem Potential an seinem Ausgang in der Stellung 0 oder 1 sein. Jede Kombination der Flipflopstellungen aller Flipflops einer Teilerschaltung bezeichnet man als Zustand. Eine periodisch durchlaufene Folge von Zuständen heißt Zyklus.






Bild 2. Erweiterung der Teilung k zur Teilung $1 + 2k$




Bild 3. Impulsdiagramm zu Bild 2

Das Prinzip, aus einem Teilerverhältnis k die Teilerverhältnisse $2k$ und $2k + 1$ zu erhalten, ist im folgenden kurz geschildert.

Ein gerades Teilerverhältnis kann man ausdrücken durch $m_g = 2k$, ($k = 1, 2, \dots$), ein ungerades Teilerverhältnis durch $m_u = 1 + 2k$. Dieses Verfahren kann so lange wiederholt werden, bis die kleinsten Teilerverhältnisse $k = 2$ (Flipflop) und $k = 3$ (Schaltung der mittleren zwei Flipflops in Bild 1) erreicht sind. Ist die Schaltung für das Teilerverhältnis k bekannt, so steuert man sie zur Realisierung von m_g einfach durch ein Flipflop asynchron an. Zur Realisierung von m_u , also für die Teilung $1 + 2k$, dient die in Bild 2 gezeigte Schaltung.

Durch den Teiler k werde ein Ausgangssignal erzeugt, das k_1 Takte im 0-Zustand und k_2 Takte im 1-Zustand ist. Es gilt $k = k_1 + k_2$. Durch Vorschalten des Flipflop FFA wird dieses Aus-

gangssignal binär untersetzt, und es gilt $m_g = 2k_1 + 2k_2 = 2k$. Schaltet man Flipflop FFC so wie in Bild 2 gezeigt hinzu, dann läuft der Teilungsvorgang ab, wie es im Impulsdiagramm des Bildes 3 dargestellt ist.

Ausgang M_k geht mit der nach $2k_1$ Eingangsimpulsen entstehenden 1-0-Flanke von A in den 1-Zustand über. Erst mit der nächsten Flanke des Eingangstaktes kann der auf Triggern vorbereitete Flipflop FFC kippen, so daß dann C in den 0-Zustand übergeht, während zugleich A wieder 1 wird. Durch C ist nun Flipflop FFA so vorbereitet, daß es auch nach der nächsten triggernenden Flanke im 1-Zustand bleibt. Somit wirkt sich der im Impulsdiagramm schraffierte Eingangsimpuls auf die Teilung nicht aus. Ausgang M bleibt statt $2k_2$ Eingangstakte nun $1 + 2k_2$ Eingangstakte lang im 1-Zustand, und es gilt $m_u = 2k_1 + (1 + 2k_2) = 1 + 2k$.



VALVO

BAUELEMENTE FÜR DIE GESAMTE ELEKTRONIK

SchaltungssammlungAsynchrone
Teilerschaltungen
für beliebige
Teilverhältnisse
aus Flipflops

22. MÄRZ 1972





Bild 1. Teilung für das Verhältnis 7

Bild 2. Erweiterung der Teilung k zur Teilung $1+2k$

Wenn mehrere digitale Impulsfolgen mit verschiedenen Frequenzen benötigt werden, kann man ganzzahlige niedrigere Frequenzverhältnisse mit Teilerschaltungen aus dem Puls mit der höchsten Frequenz gewinnen. Feste Teilverhältnisse $2^{n-1} < m \leq 2^n$ können mit Zwischenspeicherflipflops ohne zusätzlichen Aufwand realisiert werden, indem man die Bedingungseingänge der Flipflops ausnutzt.

In der in Bild 1 angegebenen Schaltung für das Teilverhältnis 7 (1:7) werden vier JK-Flipflops gebraucht, so daß zwei Schaltungen FJJ 121 benutzt werden können. Die zwei mittleren Flipflops der Schaltung sind als Teiler 3 geschaltet, das heißt, es werden immer nur drei Zustände *) durchlaufen, dann kehrt die Schaltung in den Ausgangszustand zurück. Durch das Flipflop A

wird das Teilverhältnis verdoppelt, indem Ausgang A mit dem Takteingang des Teilers verbunden ist. Aus dem Zyklus 3 wird der Zyklus $2 \cdot 3 = 6$. Durch die Zusammenschaltung der drei Flipflops mit dem rechten Flipflop wird der Zyklus 6 genau um einen Zustand zum Zyklus 7 erweitert. Während einer Periode von sieben Eingangsimpulsen entsteht am Ausgang $M = C$ nur ein Ausgangsimpuls, wie auch aus der Zustandstabelle hervorgeht. Das entspricht einer Teilung im Verhältnis 7.

*) Jedes Flipflop kann gemäß dem Potential an seinem Ausgang in der Stellung 0 oder 1 sein. Jede Kombination der Flipflopstellungen aller Flipflops einer Teilerschaltung bezeichnet man als Zustand. Eine periodisch durchlaufene Folge von Zuständen heißt Zyklus.






Bild 3. Impulsdiagramm zur Schaltung in Bild 2

Das Prinzip, aus einem Teilerverhältnis k die Teilerverhältnisse $2k$ und $2k+1$ zu erhalten, ist im folgenden kurz geschildert.

Ein gerades Teilerverhältnis kann man ausdrücken durch $m_g = 2k$, ($k = 1, 2, \dots$), ein ungerades Teilerverhältnis durch $m_u = 1 + 2k$. Dieses Verfahren kann solange wiederholt werden, bis die kleinsten Teilerverhältnisse $k = 2$ (Flipflop) und $k = 3$ (Schaltung der mittleren zwei Flipflops in Bild 1) erreicht sind. Ist die Schaltung für das Teilerverhältnis k bekannt, so steuert man sie zur Realisierung von m_g einfach durch ein Flipflop asynchron an. Zur Realisierung von m_u , also für die Teilung $1+2k$, dient die in Bild 2 gezeigte Schaltung. Wie das Impuls-

diagramm in Bild 3 zeigt, wird dadurch das Teilerverhältnis $k = k_1 + k_2$ zu $2k_1 + (1 + 2k_2) = 1 + 2k$ erweitert.

Zustandstabelle

Eingangs-impuls	Ausgänge			
	A	B	C	D
1	0	0	0	0
2	1	0	0	1
3	0	1	0	1
4	1	1	0	1
5	0	0	1	1
6	1	0	1	0
7	1	0	1	1

